HPC常见术语

Medipix 3 像素布局、工作模式和像素结构

2019-08-19 15:16:08 116

Medipix 3 像素布局、工作模式和像素结构

像素布局

5.png

像素矩阵由256 x 256像素的方阵构成,不同布局的2×2像素方阵组成一个簇(Cluster)。非彩色模式连接所有像素(55 μm x 55 μm)到传感器。彩色模式仅连接上图中的像素P1,每个像素测量110 μm x 110 μm面积。上图给出了像素1与矩阵边缘的距离。

工作模式

每个像素可配置为3种工作模式:单像素模式(Single Pixel Mode, SPM)、电荷求和模式(Charge Summig Mode, CSM)和彩色模式(Color Mode):

1.         CSM模式的每4个像素组成的簇(每个像素收集传感器55 μm x 55 μm面积的电荷)的电荷相加,电荷最终被分配给电荷量最大的那个像素。这保持了55μm空间的分辨率,同时消除因传感器电荷扩散导致的谱失真。

2.         SPM模式的每个像素与相邻的像素无关。

3.         彩色模式下,每个簇的4个像素为1组,是一个探测单元。这种模式主要用于110 μm x 110 μm大像素。彩色模式也可工作与SPMCSM模式。

读出/写入模式

Medipix 3有两个计数器,因此每种工作模式都有两种读写模式:

l  顺序读写(Sequential Read-Write, SRW

l  连续读写(Continuous Read-Write, CRW

顺序读写模式即曝光、读出、曝光、读出、……,类似于全帧式CCD相机的工作模式。这种模式下,可将两个计数器当做一个计数器,计数深度可达24bit

连续读写模式利用两个计数器交替计数,如每帧曝光时间≥帧读出时间,就可以实现连续曝光。这种模式下,最大计数深度为12bit

当然,每个计数器可配置为其它计数深度。

如果是彩色模式,每个像素有812bit计数器,连续读写模式下,计数深度可达48bit,足以用彩色表示计数器。

结构

每个像素包含模拟和数字电路,原理框图如下:

QQ截图20190819151832.jpg

Input Pad(输入脚)传感器信号在反馈电容CF上积分,电压正比于电荷量。一价半高斯成形电路处理前放输出,将前放输出电压转换成电流,电流大小正比于收集的电荷量。电流送入4个像素共用结点,在结点处相加后,再与鉴别阀输入比较。鉴别阀是像素模拟部分和数字部分的接口。数字部分包括控制逻辑单元、13个配置bit、仲裁电路(将信号分配到4个像素中的哪一个)和两个12bit的计数器。

Block diagram of the pixel cell. The induced charge in the input pad is integrated in the feedback capacitance (CF). A first order semi-gaussian shaper processes the output of the preamplifier and transforms it into a current with an amplitude proportional to the collected charge. The current is sent to a node common to the four adjacent pixels where the summing is done. The result is compared with a certain threshold using a discriminator that acts as the interface between the analog and the digital parts. The digital part contains some control logic, 13 configuration bits, arbitration circuits (that decide to which pixel the charge is assigned), and two 12-bit counters

模拟部分:

l  电荷灵敏放大器(Charge Sensitive Amplifier, CSA),反馈电容14fF,增益11.44mV/ke-CSA采用Krummenacher体系结构,补偿探测器泄漏电流。可以处理正电荷(空穴)和负电荷(电子)(Polarity Bit极性比特设置)。

l  一阶半高斯成形器(first order semi-gaussian shaper),时间常数~100ns

l  两个比较器ABDISC ADISC B),局部阀值修剪bit5bit,基准为全局阀Global

l  电流加和电流(图中带圈的+号)

数字部分:

l  簇共用控制逻辑电路和仲裁电路(Cluster Common control logic + Arbitration circuity

l  两个12bit计数器Counter ACounter B

l  像素配置寄存器(Pixel Configuration Register, PCR),13bit(上图未画出)

信号处理过程:

1.         像素收集的电荷经CSA放大,得到幅度与电荷量成正比的电压信号;

2.         CSA输出信号经一价半高斯成形电路成形、滤除噪声,转换成8路大小正比于像素收集电荷量的电流,其中2路送入自身的两个比较器的加和结点,其它6路送入相邻3个像素的6个比较器加和结点;

3.         CSM模式,求和后电流最大的像素计数器增加1,极端情况下,求和后像素电流相等,则随机分配。SPM模式,则像素计数器增加1

像素还可以设置TestBit测试比特,引入测试脉冲(通过软件配置像素工作模式)进行模拟和数字部分的测试。


上述内容由我司Jerry Huang 整理收集,仅用于知识的分享和共同学习,未经过同意不得擅自转载。


首页
产品
新闻
联系